1 板 子 介 绍
主控方案是全志H6处理器，电源管理芯片是全志的AXP805，内存是2GB三星的LPDDR3，存储是8GB的EMMC-5.1，Wifi+蓝牙模块是正基科技的AW859A，网口PHY芯片是瑞昱的RTL8211F；接口有3.5mm音频口、TF、HDMI、 USB2.0/3.0、RJ45网口、调试串口等，总共有380pcs元件，1836个焊盘。整个设计从原理图、PCB Layout、手工焊接调试，均由本人独立完成。
4 PCB 介 绍
• PCB 走 线 规 则 要 求
HDMI:
1 走线阻抗：差分100ohm ±10%，最好不要打过孔；
2 差分对内最大时延10mil，差分对之间等长小于300mil；
3 差分对之间的间距尽量大于3倍线宽；
USB:
1 走线阻抗：差分90ohm ±10%；
2 USB2.0差分对内时延小于20mil，USB3.0差
分对内时延6mil;
3 USB3.0差分对与其它信号间距大于3倍线宽。
RGMII:
1 走线阻抗：单端50ohm ±10%；
2 RGMII的4条发送数据（TXD0~TXD3）和发
送时钟（TXCLK）等长小于120mil；RGMII
的4条接收数据（RXD0~TXD3）和接
收时钟（RXCLK）等长小于120mil；
3 TXCLK和RXCLK两条时钟分别单独包地，
发送和接收分别同组同层且整组包地。
网口差分：
1 走线阻抗：差分100ohm ±10%；
2 差分对内时延10mil，差分对之间100mil。
LPDDR3:
1 走线阻抗：单独阻抗50ohm ±10%，差分
阻抗100ohm ±10%；
2 单端间距不小于2倍线宽既3W原则，差分
对之间的间距最好3倍线宽；
3 组内等长控制在100mil，地址和时钟等长
控制在100mmil；差分对内等长控制在10mil；
4 组内需要同组同层。
（注：LPDDR3实际走线可参考主控
厂家提供的DRAM模板）
EMMC:
1 走线阻抗：单端50ohm ±10%；
2 时钟与数据之间等长小于120mil；
3 线距遵循3W原则；数据线过孔相同；
4 整组包地，时钟单独包地。
SDIO:
1 走线阻抗：单端50ohm ±10%；
2 时钟与数据等长小于300mil；
3 线距之间3W原则，最好整组组同层；
4 时钟单独包地，整组包地。
天线：
天线走线加粗，单端50 ohm，可以隔层参考。
• 用CAM365检查Gebrerg
5 手 工 打 样 贴 片 焊 接 板 子
